あらまし

アナログ回路における素子ばらつきの影響と対策

道正　志郎 

Vol.92 No.6pp.446-451

発行日:2009/06/01

Online ISSN:2188-2355

Print ISSN:0913-5693

種別:小特集　CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策

専門分野:

キーワード:
微細化, 精度劣化, ディジタル補正, 誤差拡散, 高効率化, 

本文:PDF(1.2MB)>>

記事を購入

あらまし:
システムLSIに用いられるディジタル回路では，ムーアの法則に基づいて微細化と高性能化が達成されてきた．一方，アナログ回路はムーアの法則に従わないため，その高性能化を別の手段に頼る必要があった．すなわち，回路の低電圧化，素子ばらつきの増大等を克服しながらSN比を維持するあるいは向上させる手法，及び電力効率を向上させる手法が考案されてきた．現在では，高性能化されたアナログ回路がLSIの価値を決めるキーブロックとなっている．本稿では，素子ばらつきを克服するアナログ回路の高性能化技術について解説する．

ログイン

 > 

パスワードを忘れた場合は

メニュー

Online ISSN:2188-2355

…ジュニア会員・学生員に
　お勧めの記事