バッファメモリ向け三次元積層CIS対応40nm混載STT-MRAMの開発
Vol.105 No.12pp.1427-1433
発行日:2022/12/01
Online ISSN:2188-2355
Print ISSN:0913-5693
種別:小特集 電子スピンの回路とシステムへの応用
専門分野:
キーワード:
STT-MRAM, 三次元積層CIS, バッファメモリ, 不揮発メモリ,
本文:PDF(1.2MB)>>
あらまし:
スピン注入書込み型MRAM(STT-MRAM)の研究開発が精力的に進められており,なかでもロジック混載STT-MRAMは今後市場の拡大が期待されている.我々は積層CISプロセスに適合する40nmロジック混載STT-MRAM開発を行い,動作を実証した.MTJ材料及びプロセスの改善により,積層プロセスに耐え,かつバッファメモリ向けの高速書込みと高エンデュランスを実現したことが特徴である.本稿ではロジック混載STT-MRAMの一般的な特長や開発動向を概観し,我々の成果を紹介する.