ディジタル集積回路における素子ばらつきの影響と対策

野村　昌弘

あらまし

野村　昌弘

Vol.92 No.6pp.433-439

発行日:2009/06/01

Online ISSN:2188-2355

Print ISSN:0913-5693

種別:小特集　CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策

専門分野:

キーワード:
適応制御, 電源電圧, しきい値電圧, 基板バイアス, モニタ,

本文:PDF(2.4MB)>>

あらまし:
ディジタル集積回路は雑音マージンが大きく，素子ばらつきの影響は動作問題には至らず，単に遅延や電力特性の変動として現れていた．しかし，微細化に伴う素子ばらつきの増加は特性変動幅を増大させ，性能向上の源泉であるスケーリングによる遅延と電力低減効果を十分得られない問題が現れてきた．対策の一つとして，電源電圧やしきい値電圧制御によるチップ間ばらつき低減技術及びその効果を示す．また，今後，微細デバイスの特に低電圧動作において懸念されるチップ内のランダムばらつきによるディジタル集積回路の設計課題も示す．

あらまし

ログイン

メニュー