あらまし
製造ばらつきを考慮した自動設計手法
Vol.92 No.6pp.440-445
発行日:2009/06/01
Online ISSN:2188-2355
Print ISSN:0913-5693
種別:小特集 CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策
専門分野:
キーワード:
統計的静的遅延解析, 製造ばらつき, ディジタル回路, タイミング制約, 統計的設計手法,
本文:PDF(703.7KB)>>
あらまし:
素子の微細化による製造ばらつきの増大に伴い，素子特性が同一チップ内においてもばらつくようになり，従来のばらつき対処法である最悪コーナでの動作を保証する手法では，マージンの重畳により，タイミング制約を満たす回路を設計することが困難な状況が生じている．これを解決するため，素子特性のばらつきを統計量として扱う統計的設計手法が注目されている．本稿では，大規模ディジタル回路の基本的なタイミング解析手法である静的遅延解析（STA：Static Timing Analysis）に統計的技法を導入した統計的STA（Statistical STA）の概要を中心に，統計的設計手法の動向と課題を概観する．
ログイン
メニュー
Online ISSN:2188-2355
…ジュニア会員・学生員にお勧めの記事