暗号の高効率ハードウェア実装

藤本　大介

あらまし

暗号の高効率ハードウェア実装

藤本　大介

Vol.103 No.1pp.40-44

発行日:2020/01/01

Online ISSN:2188-2355

Print ISSN:0913-5693

種別:小特集　ハードウェアセキュリティの課題と展望

専門分野:

キーワード:
暗号実装, ハードウェア実装, 剰余乗算器, モンゴメリ乗算,

本文:PDF(756.3KB)>>

あらまし:
ネットワークを介してやり取りされるデータは増加の一途をたどっており，そのようなデータを安全にやり取りするためには暗号化技術が不可欠となっている．暗号化技術は安全性を担保する技術であるので本来の機能の性能を低下させることがないことが求められる．そこで，暗号を行う機能を本来の機能を行う回路と切り離した専用ハードウェアで行うことが一般的となってきている．専用ハードウェアでの暗号処理は汎用のCPU（Central Processing Unit）を使う場合に比べて圧倒的な処理性能の向上や低消費電力性能を達成することが可能である．一方で，専用ハードウェアは全ての要素をハードウェア技術者が設計するため，設計能力が暗号処理回路の性能を大きく左右する．本稿では，暗号実装の肝となる回路の高効率実装について取り扱い，多くの公開鍵暗号アルゴリズムに用いられる剰余乗算器の例を示す．

あらまし

ログイン

メニュー