CMOSアニーリングマシンの概要と開発状況

山岡　雅直

あらまし

山岡　雅直

Vol.103 No.3pp.311-316

発行日:2020/03/01

Online ISSN:2188-2355

Print ISSN:0913-5693

種別:小特集　量子技術に着想を得た次世代コンピューティング

専門分野:

キーワード:
組合せ最適化, CMOSアニーリングマシン, イジングモデル, 新概念計算機,

本文:PDF(1.3MB)>>

あらまし:
IoTが一般的となり必要な計算能力は増大しているが，従来の計算機の性能向上は半導体微細化の鈍化とともに困難となっている．そこで，処理対象を組合せ最適化問題に特化し，最適化問題をイジングモデルに写像し効率良く解くアニーリングマシンが提案されている．ここでは，半導体回路でイジングモデルを擬似的に再現するCMOSアニーリングマシンを紹介する．このCMOSアニーリングマシンのプロトタイプを開発し，組合せ最適化問題が処理できることを確認した．更に実用化に向けてアプリケーションやソフトウェア技術の開発を行っており，その詳細を解説する．

あらまし

ログイン

メニュー