あらまし

アルゴリズムとハードウェアの協調設計によるDeep Learning推論演算の高効率化

出口 淳 宮下 大輔 眞木 明香 佐々木 慎一 中田 憲吾 鈴木 智哉 橘 文彦 藤本 竜一 

Vol.103 No.5pp.514-523

発行日:2020/05/01

Online ISSN:2188-2355

Print ISSN:0913-5693

種別:特集 様々なハードウェアに適応したAI実装技術

専門分野:

キーワード:
ディープラーニング畳込みニューラルネットワーク量子化可変ビット幅FPGA

本文:PDF(2.5MB)>>

記事を購入

あらまし:
Convolutional Neural Networkの推論演算の高効率化手法が数多く提案されている.本稿では,認識精度の劣化を抑えながら更に効率を上げるために,重みのビット幅をフィルタごとに最適に量子化するアルゴリズム,及び,そのアルゴリズムの特長を最大限に生かすようなハードウェアアーキテクチャを紹介する.

ログイン

 > 

パスワードを忘れた場合は

メニュー

Online ISSN:2188-2355