あらまし

ディジタル設計支援――大学生がチップ設計・動作検証可能な環境の構築と提供――

小林　和淑 

Vol.99 No.9pp.891-894

発行日:2016/09/01

Online ISSN:2188-2355

Print ISSN:0913-5693

種別:小特集　VDECとLSI設計研究・教育──LSI設計試作のコモディティ化20年の歩みと今後──

専門分野:

キーワード:
VDEC, EDA, FPGA, 検証, シミュレーション, 

本文:PDF(771.9KB)>>

記事を購入

あらまし:
集積回路を設計するには，そのプロセスの設計ルールのみならず，様々なツールの使い方に精通しなければならない．VDEC発足当初からディジタル設計の自動化を目指し，Makefileを活用した設計フローの構築を行ってきた．このフローにより，0.18μmから28nmまでの各種のプロセスで初心者（学生）が簡単にLSIの設計を行うことができる．本稿では，このフローの詳細と検証・測定環境の構築を概説する．

ログイン

 > 

パスワードを忘れた場合は

メニュー

Online ISSN:2188-2355

…ジュニア会員・学生員に
　お勧めの記事